La Raspberry Pi Pico 2 está impulsada por la plataforma de microcontroladores RP235x (también diseñada por Raspberry Pi). La tarjeta combina el RP2350 con 4 MB de memoria flash QSPI integrada (en comparación con los 2 MB de la Raspberry Pi Pico) para el almacenamiento de código y datos. Especificaciones: Procesadores duales Arm Cortex-M33 o duales Hazard3 a 150 MHz 520 KB de SRAM en el chip Compatible con el software y hardware del Raspberry Pi Pico 1 Programación por arrastrar y soltar usando almacenamiento masivo a través de USB El módulo con bordes soldados permite la soldadura directa a placas portadoras Firma de arranque opcional, reforzada por la ROM de máscara en el chip, con huella de clave en OTP Almacenamiento OTP protegido para la clave de descifrado de arranque opcional Filtrado global de bus basado en niveles de seguridad/privilegio Arm o RISC-V Periféricos, GPIO y canales DMA asignables individualmente a dominios de seguridad Mitigaciones de hardware para ataques de inyección de fallos Acelerador SHA-256 de hardware 2 puertos UART 2 controladores SPI 2 controladores I2C 24 canales PWM 3 canales ADC 1 controlador y PHY USB 1.1, con soporte para host y dispositivo 12 máquinas de estado PIO SDK C/C de código abierto, soporte para MicroPython Temperatura de trabajo -20°C a 85°C Voltaje de entrada 1.8–5.5V DC. Este Kit incluye: 1 Raspberry Pi Pico 2. 1 Cable micro USB. 2 Pin Header de 40 pines. Nueva versión del chip: Raspberry Pi Pico 2 funciona con RP2350, un nuevo microcontrolador seguro y de alto rendimiento. Se han mejorado todos los aspectos del diseño, desde los núcleos de la CPU hasta nuestro exclusivo subsistema de interfaz PIO. Hemos introducido una arquitectura de seguridad integral, creada en torno a Arm TrustZone para Cortex-M. Y los nuevos estados de bajo consumo y las opciones de paquetes amplían la gama de aplicaciones direccionables. La capacidad única de doble núcleo y doble arquitectura del RP2350 permite a los usuarios elegir entre un par de núcleos Arm Cortex-M33 estándar de la industria y un par de núcleos de hardware abierto Hazard3, brindando a los desarrolladores la oportunidad de experimentar con la arquitectura RISC-V en un entorno estable y bien respaldado.
